PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-245736

(43)Date of publication of application : 01.10.1990

(51)Int.CI.

G02F 1/136 G02F 1/13

H01L 29/784

(21)Application number: 01-066147

(71)Applicant: HITACHI LTD

(22)Date of filing:

20.03.1989

(72)Inventor: TANIGUCHI HIDEAKI


ORITSUKI RYOJI SASANO AKIRA

(54) LIQUID CRYSTAL DEVICE AND ITS PRODUCTION

(57)Abstract:

PURPOSE: To obtain a liquid crystal display device in which a conductive film does not corrode by coating a terminal and at least a part of a signal line connected to the terminal with an ITO film and providing an opaque conductive film between the end part of a silicone nitride film and the signal line coated with the ITO film

CONSTITUTION: The end part of the scanning signal line GL is connected to a gate terminal GTM. The terminal GTM and the part where the scanning signal line GL is connected to the terminal GTM are made of the 1st conductive film g1, which is coated with the 1st conductive film d1 consisting of the ITO film. An island—shaped pattern which is the 2nd conductive film d2 made of chrome, where a source electrode SD 1 and a drain electrode SD 2 are formed, is provided between the end part of a protective film PSV 1 made of the silicon nitride film and the scanning signal line GL. Since water does not infiltrate between the



scanning signal line GL and the protective film PSV 1) the scanning signal line GL is prevented from corroding because of the ionization of the 1st conductive film g1 and the 1st conductive film d1 even when potential difference occurs between adjacent scanning signal lines GL. Thus, the liquid crystal display device where the signal line does not corrode is obtained.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

1. Title of the Invention: LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME

2. Claims

- 1. An active matrix liquid crystal display device whose pixels each include a thin film transistor and a pixel electrode, wherein terminals and signal electrodes connected to the terminals are at least partially covered with an ITO film, and an opaque conductive film is provided between ends of silicon nitride films and the signal electrodes covered with the ITO film.
- 2. A method for manufacturing an active matrix liquid crystal display device whose pixels each include a thin film transistor and a pixel electrode, the method comprising the steps of: providing an insulating layer serving as a gate insulating layer; forming pixel electrodes on the insulating layer, and subsequently forming source electrodes and drain electrodes of an opaque conductive film.

[Advantages]

As described above, in the liquid crystal display device of the present invention, an opaque conductive film is provided between ends of the silicon nitride films and signal electrodes covered with an ITO film. The ITO of the ITO film covering the signal electrodes is therefore not reduced at the ends of the silicon nitride films. As a result, the adhesion between the signal electrodes and the silicon nitride films is enhanced and thus water does not enter the interfaces between the signal electrodes and the silicon nitride films. Thus, conductive films

forming the signal electrodes are not ionized and the signal electrodes are therefore not subjected to corrosion, even if a potential difference occurs between adjacent signal electrodes.

In the method for manufacturing the liquid crystal display device of the present invention, after forming the pixel electrodes on the insulating layer, source electrodes and drain electrodes are formed of an opaque conductive film. Thus, the pixel electrodes are disposed on the clean insulating layer. This enhances the adhesion between the insulating layer and the pixel electrodes. As a result, when the pixel electrodes are formed, the film forming the pixel electrodes does not peel together with resist and the pixel electrodes are, therefore, not damaged nor do point defects occur. In addition, since side etching does not substantially occur while the pixel electrodes are formed, the area of the pixel electrodes is not reduced.

As described above, the present invention is extremely effective.

4. Brief Description of the Drawings

Fig. 1A is a schematic plan view of a gate terminal of a liquid crystal display device shown in Fig. 2A. Fig. 1B is a sectional view taken along line IB-IB in Fig. 1A. Fig. 1C is a sectional view taken along line IC-IC in Fig. 1A. Fig. 2A is a plan view showing a main part of a pixel of a liquid crystal display region of an active matrix color liquid crystal display device of the present invention. Fig. 2B is a sectional view of a part taken along line IIB-IIB in Fig. 2A and the vicinity of a sealed region. Fig. 2C is a sectional view taken along line IIC-IIC in Fig 2A. Fig. 3 is a plan view of a main part of the

liquid crystal display region where a plurality of the pixels, one of which is shown in Fig. 2A, are arrayed. Figs. 4 to 6 are plan views of specific layers of the pixel shown in Fig. 2A. Fig. 7 is a plan view of a main part where only a color filter layer is superimposed on a pixel electrode layer shown in Fig. 3. Fig. 8 is an equivalent circuit diagram of a liquid crystal display region of an active matrix color liquid crystal display device. Fig. 9 is an equivalent circuit diagram of the pixel shown in Fig. 2A. Fig. 10 is a time chart showing the driving voltage of scanning signal electrodes applied by direct current compensation.

SUB: transparent glass substrate

GL: scanning signal electrode

DL: image signal electrode

GI: insulating layer

GT: Gate electrode

AS: i-type semiconductor layer

SD: source electrode or drain electrode

PSV: protective layer

BM: light-shielding film

LC: liquid crystal

TFT: thin film transistor

ITO: transparent pixel electrode

g, d: conductive film

⑩ 日本国特許庁(JP)

① 特許出願公開

② 公 開 特 許 公 報(A) 平2-245736

@Int. Cl. 5

識別記号

庁内整理番号

❷公開 平成2年(1990)10月1日

G 02 F 1/136 29/784 H 01 L

500 101 7370-2H 8910-2H

8624-5F H 01 L 29/78

3 1 1

審査請求 未請求 請求項の数 2 (全16頁)

69発明の名称

液晶表示装置およびその製造方法

②特 顧 平1-66147

四出 願 平1(1989)3月20日

⑫発 明 者

谷 秀

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

@発 明

良

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

@発 明 者

笹 野 晃

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

の出 願 人 株式会社日立製作所

四代 理 人 弁理士 小川 勝男 東京都千代田区神田駿河台4丁目6番地

外1名

1. 発明の名称

被晶表示装置およびその製造方法

- 2. 特許請求の範囲
 - 1. 薄膜トランジスタと画兼電極とを画楽の一件 成要素とするアクティブ・マトリクス方式の被 基袋示装置において、婚子および上記端子と接 続された借号線の少なくとも一部をITO膜で 被関し、窒化シリコン膜の蜗部と上記ITO膜 で被覆された上記信号線との間に不透明導電膜 を設けたことを特徴とする被品表示装置。
 - 2. 稗膜トランジスタと関素電視とを画素の一帯 成要素とするアクティブ・マトリクス方式の被 品表示装置を製造する方法において、ゲート値 縁膜として使用される絶縁膜を設け、上記絶縁 膜上に上記習素電極を形成したのち、不透明導 覚護によりソース電艦、ドレイン電艦を形成す ることを特徴とする被品表示装置の製造方法。
- 3. 発明の詳細な説明 【産業上の利用分野】

この発明は、被晶設示装置、特に、薄膜トラン ジスタ等を使用したアクティブ・マトリクス方式 の液晶表示装置に関する。

【従来の技術】

アクティブ・マトリクス方式の被品表示装置は、 マトリクス状に配列された複数の画素電極の各々。 に対応して非線形象子(スイッチング表子)を設っ けたものである。各画景における故昌は理論的に は常時駆動(デューティ比 1.0)されているので、 時分割駆動方式を採用している、いわゆる単純マ トリクス方式と比べてアクティブ方式はココント ラストが良く特にカラーでは欠かせない技術とな りつつある。スイッチング妻子として代表的なも のとしては稗度トランジスタ(TPT)がある。

従来のアクティブ・マトリクスガ式の液品表示 装置においては、特開昭61-151516分公領に示さ れるように、ITO膜(透明導電膜)の上に直接 **強化シリコン膜を形成している。**

また、従来のアクティブ・マトリクス方式の核 晶設示装置の製造方法においては、不透明導電膜

によりソース電極、ドレイン電極を形成したのち に、ITO膜からなる透明画素電極を設けている。 【発明が解決しようとする情報点】

しかし、ITO膜の上に直接窒化シリコン膜を 形成したときには、窒化シリコン膜を還元性雰囲気で形成するから、窒化シリコン膜を形成する際 に、ITO膜が遠元されて、ITO膜と窒化シリコン膜との接着が悪くなるので、窒化シリコン膜 の綱部においてITO膜と窒化シリコン膜との間 に水分が浸入するため、隣接する退電膜間に電位 選が生ずると、導電膜がイオン化して、導電膜が 虚余する。

また、不透明準電膜によりソース電極、ドレイン電極を形成したのちに、ITO膜からなる透明 関素電極を設けたときには、ソース電極、ドレイン電価を形成する際に、ゲート絶縁膜として使用 される純緑膜の表面が汚染されるから、ゲート絶 縁膜として使用される純緑膜と透明固素電極の接 着が悪くなるので、透明固素電極を形成するとき に、ITO膜がレジストととともに刻がれ、透明

趣膜として使用される絶縁膜を設け、上記絶縁膜 上に上記國素電極を形成したのち、不遵明導電膜 によりソース電極、ドレイン電極を形成する。

【作用】

この被品表示装置においては、窓化シリコン膜の端部とITO膜で被覆された信号線との間に不透明道電膜を設けているから、窓化シリコン膜の端部においては、信号線を被覆したITO膜が避元されることはない。

また、この液品表示装置の製造方法においては、 ・総様膜上に囲素電極を形成したのち、不透明導電 膜によりソース電極、ドレイン電極を形成するか ら、精浄な絶棒膜上に囲料電極を形成することが できるので、絶縁膜と透明磁素電極の接着が良好 となる。

【実施例】

以下、この発明の構成について、アクティブ・マトリクス方式のカラー被 品表示装置にこの発明を適用した実施例とともに説明する。

なお、実施例を説明するための全国において、

國素電極が損傷して、点欠船になるとともに、避 明國素電極を形成するときに、サイドエッチング 量が大きくなるので、透明國素電極の面積が小さ くなる。

この発明は上述の課題を解決するためになされたもので、導電膜が腐食することがない液晶表示 装置、点欠陥になることがなく、かつ透明固素電 係が小さくならない液晶表示装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

この目的を達成するため、この発明においては、 薄膜トランジスタと画楽電極とを画素の一構成要 素とするアクティブ・マトリクス方式の液品表示 装置において、端子および上配端子と接続された 信号線の少なくとも一部をITO膜で被覆し、窒 化シリコン膜の端部と上配ITO膜で被覆された 上記信号線との間に不透明導撃膜を扱ける。

また、薄膜トランジスタと面素電極とを画楽の 一構成要素とするアクティブ・マトリクス方式の 液品表示装置を製造する方法において、ゲート槍

同一機能を有するものは同一符号を付け、その機 り返しの説明は省略する。

第2A図はこの発明が適用されるアクティブ・マトリクス方式カラー被晶表示装置の一面楽とその周辺を示す平面図であり、第28回は第2A図の『Bー『B切断線における断面と表示パネルのシール部付近の断面を示す図であり、第2C図は第2A図の『Cー『C切断線における断面図である。また、第3図(薬部平面図)には、第2A図に示す函素を複数配置したときの平面図を示す。

く両数配置>

第2 A 図に示すように、各國素は、隣接する2本の走変信号線(ゲート信号線又は水平信号線)G L と、隣接する2本の映像信号線(ドレイン信号線又は垂直信号線)D L との交差領域内(4本の信号線で囲まれた領域内)に配置されている。各面素は薄膜トランジスタTFT、囲素電極ITO1および付加容量 C add を含む。走査信号線 G L は、列方向に延在し、行方向に変数本配置されている。映像信号線 D L は、行方向に延在し、列

方向に複数本配置されている。

くパネル断面全体構造≥

第2 B 図に示すように、被品層 L C を基準に下部 適明ガラス基板 S U B 1 側には 球膜トランジスタ T F T および 適明 國素電極 I T O 1 が形成され、上部 通明ガラス基板 S U B 2 側には、カラーフィルタ F I L、 適光用 ブラックマトリクスパターンB M が形成されている。下部 透明 ガラス基板 S U B 1 倒は、たとえば、1.1 [==] 程度の厚さで構成されている。

第2日図の中央部は一個素部分の断面を示しているが、左側は透明ガラス基板SUBIおよびSUB2の左側縁部分で外部引出配線の存在する部分の断面を示している。右側は、透明ガラス基板SUB1およびSUB2の右側線部分で外部引出配線の存在しない部分の断面を示している。

第2日図の左側、右側のそれぞれに示すシール材 S L は、被晶 L C を封止するように構成されており、被晶封入口(図示していない)を除く透明ガラス基根 S U B 1 および S U B 2 の縁周囲全体

UB1個の保護膜PSV1の上部に形成される。

上部透明ガラス基板SUB2の内側(液晶側)の表面には、進光膜BM、カラーフィルタドIL、保度膜PSV2、共通透明固素電径(COM)ITO2および上部配向膜ORI2が膜次程層して設けられている。

この被暴表示装置は、下部透明ガラス基板SUB1個、上部透明ガラス基板SUB2個のそれぞれの層を別々に形成し、その後、上下透明ガラス基板SUB1およびSUB2を重ね合せ、両者間に被易LCを封入することによって組み立てられる。

《審膜トランジスタTFT≫

膵膜トランジスタTPTは、ゲート電極GTに 正のパイアスを印加すると、ソースードレイン間 のチャネル抵抗が小さくなり、パイアスを零にす ると、チャネル抵抗は大きくなるように動作する。

各画案の帯膜トランジスタTFTは、 画素内に おいて 3 つ (複数)に分割され、 薄膜トランジスタ (分割薄膜トランジスタ)TFT1、TFT2およ に沿って形成されている。シール材SLは、たと えば、エポキシ横層で形成されている。

前記上部遠明ガラス基板SUB2個の共通透明 顕素電極ITO2は、少なくとも一個所において、 超ペースト材SILによって、下部透明ガラス基 短SUB1個に形成された外部引出配線に接続さ れている。この外部引出配線は、前述したゲート 電価GT、ソース電価SD1、ドレイン電価SD 2のそれぞれと同一製造工程で形成される。

配向膜ORIIおよびORI2、透明画素電低ITO、共通透明圖素電低ITO、保護膜PSV1およびPSV2、絶縁膜GIのそれぞれの層は、シール材SLの内側に形成される。備光板POLは、下部透明ガラス基板SUB1、上部透明ガラス基板SUB2のそれぞれの外側の表面に形成されている。

被品LCは、液晶分子の向きを設定する下部配向膜ORI1および上部配向膜ORI2の間に封入され、シール部SLよってシールされている。

下部配向膜ORI1は、下部透明ガラス基板S

くゲート電板G T>

ゲート電低 G T は、第 4 回(第 2 A 図の層 g 1、g 2 および A S のみを描いた平面図)に詳細に示すように、走査信号線 G L から垂直方向(第 2 A 図および第 4 図において上方向)に突出する形状

で構成されている(T字形状に分岐されている)。
ゲート電価のTは、薄膜トランジスタTFT1~
TFT3のそれぞれの形成領域まで突出するよう
に構成されている。薄膜トランジスタTFT1~
TFT3のそれぞれのゲート電極のTは、一体では
供達ゲート電極として)構成されている。ゲート電極
の大きに連続して形成されている。ゲート電極
のTは、薄膜トランジスタTFTの形成例の第1巻
に大きい段差を作らないように、単層の第1を表
いて大きい段差を作らないように、単層の第1を表
にスパッタで形成されたクロム(Cr)膜を用い、
1000[人]程度の膜厚で形成する。

このゲート電框GTは、第2A図、第2B図および第4図に示されているように、半導体層ASを完全に覆うよう(下方からみて)それより大き目に形成される。したがって、基板SUBIの下方に做光灯等のパックライトBLを取付けた場合、この不適明のCrゲート電極GTが影となって、半導体層ASにはパックライト光が当たらず、光 思射による準電現象すなわちTFTのオフ特性劣

合護で構成されている。この走査信号線GLの第 1 導電膜 8 1 は、前記ゲート電価GTの第1導電 膜 8 1 と同一製造工器で形成され、かつ一体に構 成されている。第2 導電膜 8 2 は、たとえば、ス パッタで形成されたアルミニウム膜を用い、1000 ~5500(人)程度の膜厚で形成する。第2 準電膜 8 2 は、走査信号線 GLの抵抗値を低減し、信号伝 速速皮の高速化(調測の情報の書込物性向上)を 図ることができるように構成されている。

また、走査信号線GLは、第1準電膜 B1の解 寸法に比べて第2準電膜 B2の幅寸法を小さく構 成している。すなわち、走査信号線GLは、その 側壁の段差形状がゆるやかになっている。

さらに、第1A図~第1C図に示すように、 走変信号線GLの 物部はゲート 箱子GTMに接続されており、 菓子GTM および走空信号線GLの 痛子GTM と接続された部分は第1導電限 g1からなり、 第1準電底 g1は 透明 醤素 電低 ITO1が 形成される ITO膜からなる 第1準電膜 d1(説明後述)によって被覆され、また窓化シリコン膜

化は起きにくくなる。なお、ゲート電極のTの本来の大きさは、ソース・ドレイン電極SD1とSD2関をまたがるに最低限必要な(ゲート電極とソース・ドレイン電極の位数合わせ余裕分も含めて)幅を持ち、チャンネル幣Wを決めるその奥行き長さはソース・ドレイン電極間の距離(チャンネル長) L との比、すなわち相互コンダクタンスま■を決定するファクタW/Lをいくつにするかによって決められる。

この実施例におけるゲート電極の大きさは勿論、 上述した本来の大きさよりも大きくされる。

ゲート電低GTのゲートおよび遮光の機能面からだけで考えれば、ゲート電低GTおよび走登信号線線GLは単一の層で一体に形成しても良く、この場合不透明導電材料としてSiを含有させたAl 純Al、Pdを含有させたAl 特を選ぶことができる。

(走査信号線 G L)

前記走査信号級GLは、第1導電膜g1および その上部に設けられた第2導電膜g2からなる技

からなる保護膜PSV1(説明後述)の端部と走っては明確ないとの間にソース電極SD1、ドウ2が配成されるクロムからなるまけれるクロムからなるまけれるクロムからなるまけれるのでは、のでは、保護はでいる。このため、保護はでいるがでは、企業信号線GLを被でした発達はないから、保護膜PSV1とのにはないから、保護膜PSV1とのによないから、保護膜PSV1とのによることはないから、定数では、企業信号線GLと保護膜PSV1との間に対したが決していたとなるので、定数では、対してはないたが表しては、第1準電膜s1、第1導電膜は1、が腐分することはないたして、定業信号線GLが腐分することはないたして、定業信号線GLが腐分することはないたして、定業信号線GLが腐分することはないたして、定業信号線GLが腐分することはないたのでは、

《ゲート絶縁膜G I ≫

始縁展GIは、常際トランジスタTFT1~TFT3のそれぞれのゲート絶縁膜として使用される。絶縁膜GIは、ゲート電価GTおよび走査信号線GLの上層に形成されている。絶縁膜GIは、たとえば、プラズマCVDで形成された変化珪素

膜を用い、3000[人] 程度の腹厚で形成する。 〈半導体層AS〉

i型半導体層ASは、第4因に示すように、複数に分割された障膜トランジスタTPT1~TPT3のそれぞれのチャネル形成領域として使用される。i型半導体層ASは、アモーファスシリコン膜又は多結品シリコン膜で形成し、約1800[人]程度の膜厚で形成する。

i型半導体層ASは、第2A図および第4図に

第2 準電膜 d 2 は、スパッタで形成したクロム膜を用い、 500~1000[人]の腰厚(この実施例では、 600[人]程度の腹厚)で形成する。クロム膜は、膜厚を厚く形成するとストレスが大きくで形成で、 2000[人]程度の関厚を触えない範囲 d 0 との形成する。クロム膜は、N * 型半導体層 d 0 との形象 は 3 のアルミニウムが N * 型半導体層 d 0 に が 接 2 準電膜 d 2 としては、クロム膜の他に、 高酸 することを防止する、所謂パリア層を構成する。 第2 準電膜 d 2 としては、クロム膜、 高酸 区 2 単のに (M o S i , T a S i , T a S i , T a S i , T a S i , W S i ,) 膜で形成してもよい。

第2準電膜 d 2 を写真処理でパターニングした 後、同じ写真処理用マスクで成は第2 導電膜 d 2 をマスクとして N * 型半準体層 d 0 が除去される。 つまり、主型半導体層 A S 上に残っていた N * 型 半導体層 d 0 は第2 導電膜 d 2 以外の部分がセル フアラインで除去される。このとき、 N * 型半導 体層 d 0 はその厚さ分は全て除去されるようエッ 詳細に示すように、走変信号線GLと映像信号線DLとの交差部(クロスオーバ部)の両者間にも設けられている。この交差部主型半準体層ASは、交差部における走変信号線GLと映像信号線DLとの短絡を低減するように構成されている。

《ソース・ドレイン電極SD1、SD2》

N 8 .

複数に分割された薄膜トランジスタTFT1~ TFT3のそれぞれのソース電極SD1とドレイン電極SD2とは、第2A図、第2B図および第 5図(第2A図の第1導電膜d1~第3導電膜d 3のみを描いた平面図)で詳細に示すように、1 型半導体層AS上にそれぞれ載隔して設けられて

ソース電極SD1、ドレイン電極SD2のそれぞれは、N*型半導体層dOに接触する下層側から、第2導電膜d2、第3導電膜d3を順次重ね合わせて構成されている。ソース電極SD1の第2導電膜d2および第3導電膜d3は、ドレイン電価SD2のそれぞれと同一製造工程で形成される。

チされるので、型半導体層ASも若干その表面部分でエッチされるが、その程度はエッチ時間で制力すれば良い。

しかる後第3選電額 d 3 が、アルミニウムのスパッタリングで3000~5500[人]の腹厚 (この実施例では、3500[人]程度の関厚) に形成される。アルミニウム原は、クロム膜に比べてストレスが小さく、厚い膜厚に形成することが可能で、ソース電極SD1、ドレイン電極SD2および映像信号線DLの抵抗値を低減するように構成されている。第3選電膜 d 3 としては、アルミニウム膜の他に、ソリコン(S1)や網(Cu)を添加物として含有させたアルミニウム膜で形成してもよい。

ソース電低SD1の第2導電膜 d2、ドレイン 電価SD2の第2導電膜 d2のそれぞれは、上層 の第3導電膜 d3に比べて内側に (チャンネル領 域内に) 大きく入り込んでいる。つまり、これら の部分における第2導電膜 d2は、第3導電膜 d 3とは無関係に薄膜トランジスタTFTのゲート 長しを規定できるように構成されている。

ソース電極SD1は、透明準電膜(Induin-Tin -Oxide ITO:ネサ膜) から成りかつ1000~2000 [人]の膜厚 (この実施例では、1200[人]程度の膜 厚)の第1導電膜は1で形成された透明菌素電極 ITO1(説明後述)に接続されている。ソース 電照SD1は、i型半導体層ASの段強形状(N * 型半導体層40の膜厚と1型半導体層ASの膜 鷹とを加算した印度に相当する段差)に沿って操 成されている、具体的には、ソース電板SD1は、 i型半導体層ASの度差形状に沿って形成された 第2導電膜d2と、この第2導電膜d2の上部に それに比べて透明資業電極ITO1と接続される 何を小さいサイズで形成した第3導電店d3とで 機成されている。ソース電極SD1の第3導電鋼 d 3 は、第 2 導電機 d 2 のクロム膜がストレスの 増大から厚く形成できず、1型半導体層ASの段 **券形状を乗り越えられないので、この主型半導体** 層ASを乗り越えるために構成されている。つま り、第3導電膜43は、厚く形成することでステ ップカパレッジを向上している。第3導電膜d3

は、厚く形成できるので、ソース電磁 S D 1 の抵抗値(ドレイン電極 S D 2 や映像信 号線 D L についても同様)の低級に大きく寄与している。 透明 面洞電値 I T O 1 は第 2 導電膜 d 2 と接続するように構成されている。第 1 導電膜 d 1 と第 2 導電間の接続部の段差形状が小さいので、確実に接続することができるとともに、第 1 導電膜 d 1 と第 3 導電膜 d 3 とが接触しないので、第 3 導電膜 d 3 とが接触しない。

《函数電信ITO1》

前記透明國東電極ITO1は、各面来毎に設けられており、被品表示部の菌素電極の一方を構成する。透明面素電極ITO1は、面素の複数に分割された専践トランジスタTFT1~TFT3のそれぞれに対応して3つの透明面素電極(分割透明画素電極) E1、B2、E3に分割されている。透明画素電極E1~E3は各々都膜トランジスタTFTのソース電極SD1に接続されている。

透明西景電福E1~E3のそれぞれは、突貫的

に関一面積となるようにバターニングされている。このように、1 画測の薄膜トランジスタTFT を複数の薄膜トランジスタTFT 3 に分割し、この複数に分割された薄膜トランジスタTFT 1 ~TFT 3 のそれぞれを接続することにより、分割された一部分(たとえば、TFT 1)が点欠陥になっても、画演全体でみれば点欠陥でなくなる(TFT 2 およびTFT 3 が欠陥でない)ので、点欠陥の確率を低減することができ、また欠陥を見にくくすることができる。

また、前記画素の分割された透明調素電極E1 ~E3のそれぞれを実質的に同一面積で構成する ことにより、透明画素電価E1~E3のそれぞれ と共過透明画素電価ITO2とで構成されるそれ ぞれの液晶容量(Cpix)を均一にすることがで きる。

《保護順PSV1》

韓戚トランジスタTFTおよび透明製業電極Ⅰ TQ1上には、保護腹PSV1が設けられている。 保護原PSV1は、主に、薄膜トランジスタTFTを選気等から保護するために形成されており、透明性が高くしかも耐湿性の良いものを使用する。保護膜PSV1は、たとえば、プラズマCVDで形成した酸化珪素膜や窒化珪素膜で形成されており、8000[A]程度の膜厚で形成する。

《遮光膜BM》

上部基板SUB2側には、外部光(第2B図では上方からの光)がチャネル形成領域として使用される i 型半導体層ASに入射されないように、建設度BMが設けられ、第6図のハッチングに示すようなパターンとされている。なお、第6図は第2A図におけるITO膜層d3、フィルタ層FILおよび減光膜BMのみを描いた平面図である。 遠光膜BMは、光に対する遮蔽性が高い、たとえば、アルミニウム膜やクロム膜等で形成されており、この実施例では、クロム膜がスパッタリングで1300[人]程度の瞑厚に形成される。

したがって、TFT1~3の共通半導体層AS は上下にある遮光膜BMおよび大き目のゲート電 低のTによってサンドイッチにされ、その部分は 外部の自然光やバックライト光が当たらなくなる。 遠光展BMは第6図のハッチング部分で示すよう に、質素の周囲に形成され、つまり遮光膜BMは 格子状に形成され(ブラックマトリクス)、この 格子で1 図素の有効表示領域が仕切られている。 したがって、各関素の輪郭が遮光膜BMによって はっきりとしコントラストが向上する。つまり 光膜BMは、半導体層ASに対する選光とブラッ クマトリクスとの2つの機能をもつ。

なお、バックライトをSUB2関に取り付け、 SUB1を概察倒(外部露出側)とすることもできる。

《共通電信ITO2》

共通透明関素電極ITO2は、下部透明ガラス 移板SUB1関に関素母に設けられた透明関素電 種ITO1に対向し、液晶の光学的な状態は各関 素電極ITO1と共通電板ITO2間の電位差 (電界)に応答して変化する。この共通透明固素 電低ITO2には、コモン電圧Vcom が印加され

ことができる。 まず、上部遺明ガラス基板 S U B 2 の表面に染色基材を形成し、フォトリソグラフィ技術で赤色フィルタ形成領域以外の染色基材を除色染料で染め、固着処理を施し、赤色フィルタ R を形成する。 大に、阿様な工程を施すことによって、緑色フィルタ G、青色フィルタ B を関次形成する。

〈保護膜PSV2〉

保護膜PSV2は、前記カラーフィルタFIL を異なる色に染め分けた染料が被品LCに適れる ことを防止するために設けられている。保護膜P SV2は、たとえば、アクリル樹脂、エポキン樹 脂等の透明樹脂材料で形成されている。

く資表配列>

節記液晶表示部の各面素は、第3図および第7 図に示すように、走変信号線GLが延在する方向 と同一列方向に複数配置され、面表列X1, X2, X3,X4,…のそれぞれを 成している。各面表列X1,X2,X3,X4,…のそれぞれの函表は、 稗談トランジスタTPT1~TFT3および透明 るように構成されている。コモン電圧 V com は、 映像信号線 D C に印加されるロウレベルの額動電 圧 V d minとハイレベルの駆動電圧 V d maxとの中 間電位である。

〈カラーフィルタFIL**〉**

カラーフィルタアILは、次のように形成する

護導電極E1~E3の配置位置を同一に構成して いる。つまり、奇数面表列X1,X3,…のそれぞ れの面裏は、達膜トランジスタTFT1~TFT 3の配置位置を左側、透明面楽電極を1~E3の 配置位置を右側に構成している。奇数面素列入1。 X3,…のそれぞれの行方向の欝りの偶数 画素列 X 2 , X 4 , ... の それ ぞれの 面 楽は 、 奇 敷 頭 兼 列 X 1.X3.…のそれぞれの画楽を前記映像信号線D しの配在方向を基準にして線対称でひっくり返し た面兼で構成されている。すなわち、面素列X2。 X4,…のそれぞれの画表は、稗膜トランジスタ TFT1~TFT3の配置位置を右側、 透明画表 電極B1~B3の配置位置を左側に構成している。 そして、 資素列入2、又4、…のそれぞれの函衆は、 西兼列入1,又3,…のそれぞれの護兼に対し、剤 方向に半回表間隔移動させて(ずらして)配置さ れている。つまり、画泉宛又の各画泉間隔を 1.0 (1.0ピッチ)とすると、次段の西泉列×は、各 冒索間隔を 1.0とし、前段の曺楽列スに対して列 方向に 0.5面割間隔 (0.5ピッチ) ずれている。

各 両 素間を 行方向 に 延在する 映像 信 号線 D L は、各 面 素 列 X 間 に おい て、 半 面 素間 隔 分 (0.5 ピッチ分) 列方向 に 延在するよう に 構成されている。

また、映像信号線DLは、各面素列X間において、半面素間隔分しか列方向に延在しないので、 隣接する映像信号線DLと交差しなくなる。したがって、映像信号線DLの引き回しをなくしその 占有面積を低減することができ、また映像信号線 DLの迂回をなくし多層配線構造を廃止すること

L字状に屈折して形成されている。この意ね合せは、第2C図からも明らかなように、適明画楽電低 E1~E3のそれぞれを一方の電価PL2とし、瞬りの走査信号級GLを他方の電極PL1とする保持容量素子(静電容量素子)Cadd を構成する。この保持容量素子Cadd の誘電体膜は、薄膜トランジスタTドTのゲート絶種膜として使用される絶嫌膜GIと同一層で構成されている。

保持容量Cadd は、第4例からも明らかなように、ゲート線GLの1層目g1の幅を広げた部分に形成されている。なお、ドレイン線DLと交差する部分の層g1はドレイン線との短絡の確率を小さくするため組くされている。

 ができる。

く表示パネル全体等価回路》

この被晶表示部装置の等価回路を第8個に示す。
XiG, Xi+1C, …は、緑色フィルタGが形成される面素に接続された映像信号線DLである。
XiB, Xi+1B。…は、青色フィルタBが形成される面素に接続された映像信号線DLである。
Xi+1R, Xi+2R, …は、赤色フィルタRが形成される面楽に接続された映像信号線DLでタRが形成されるの映像信号線DLは、映像信号線のBで選択される。 Yiは第3回および第7回表列X1を選択する走変信号線GLである。 同類に、Yi+1, Yi+2, …のそれぞれは、 面裏列X2, X3, …のそれぞれを選択する走ってある。これらの走変信号線GLに、 強直を空回路に接続されている。

《付加容量 Caddの構造》

透明 翻奏電低 E 1 ~ E 3 のそれぞれは、薄膜トランジスタ T F T と接続される端部と反対側の端 部において、隣りの走変信号線G L と重なるよう、

概ITO1の面積(閉口率)を低下しないように、 できる限り小さく構成する。

《付加容量 Caddの 等価回路とその動作》

第2A図に示される面嵌の等価回路を第9図に示す。第9回において、Cgsは薄膜トランジスタTFTのゲート電極GTおよびソース電極SD1間に形成される寄生容量である。寄生容量Cgsの誘電体膜は結構膜GIである。Cpix は透明画素電極ITO1(PIX)および共通透明画素電極ITO2(COM)間で形成される液晶容量である。 液晶容量Cpix の誘電体膜は液晶LC、保護膜PSV1および配向膜ORI1,ORI2である。V1cは中点電位である。

的記保特容量素子 C add は、TFT がスイッチングするとき、中点電位(画楽電極電位) V lcに対するゲート電位変化 Δ V g の影響を低波するように動く。この様子を式で表すと

 Δ V lc = {Cgs/(Cgs+Cadd+Cpix)} \times Δ Vg となる。ここで Δ V lcは Δ Vg による中点電位の 変化分を扱わす。この変化分 Δ V lcは液晶に加わ る直流成分の原因となるが、保持容量 Cadd を大きくすればする程その値を小さくすることができる。また、保持容量 Cadd は放電時間を長くする作用もあり、TFTがオフした後の映像情報を長く審徴する。被品 L C に印加される直流成分の低減は、被品 L C の寿命を向上し、被品表示画面の切り替え時に前の画像が残る所謂焼き付きを低減することができる。

前述したように、ゲート電極GTは半球体度ASを完全に覆うよう大きくされている分、ソース・ドレイン電極SDI、SD2とのオーバラップ面積が増え、したがって寄生容量Cgsが大きくなり中点電位V1cはゲート(走査)信号Vgの影響を受け易くなるという逆効果が生じる。しかし、保持容量Caddを設けることによりこのデメリットも解消することができる。

前記保持容量素子 Cadd の保持容量は、画素の 審込特性から、被晶容量 Cpix に対して4~8倍 (4・Cpix<Cadd<8・Cpix)、重ね合せ容量 Cgs に対して8~32倍 (8・Cgs<Cadd

出頭された特取昭62~95125号に記載される直流相報方式(D C キャンセル方式)に基づき、第10回(タイムチャート)に示すように、走査管母線D L の慶動電圧を制御することによってさができる。第10回において、Viは任意の走査信信にある。第10回において、Viは任意の走査信信をは、第10回において、Viはその次段の走査信号はG L の駆動電圧、Vi+1はその次段の走査信号はG L に印加されるロウレベルの駆動電圧Vdmi、Vdddは走査信号線G L に印加されるハイレベルの駆動電圧Vdmax である。各時刻にニモ変化分の取動電圧Vdmax である。各時刻に二モ変化分の取動電圧Vdmax である。各時刻に二モ変化分の取動電圧又dmax である。各時刻に一生、

Δ V₁ = - (Cgs/C)·V 2
Δ V₂ = + (Cgs/C)·(V 1 + V 2)
- (Cadd/C)·V 2
Δ V₃ = - (Cgs/C)·V 1
+ (Cadd/C)·(V 1 + V 2)

 $\Delta V_{\bullet} = -(Cadd/C) \cdot V 1$

だだし、百乗の合計の容量:C=Cgs+Cpix

<32・Cgs〉程度の値に役定する。

く付加 量 Cadd電極線の箱線方法≫

容量電極線としてのみ使用される最終限の走査信号線GL(または初段の走査信号線GL)は、第8図に示すように、共通透明國素電極ITO2は、第2B図に示すように、被品表示装置の周線部において銀ペースト材SLによって外部引出配線に接続されている。しかも、この外部引出配線に接続されている。しかも、この外部引出配線の一部の導電層(glastuge)は走査信号線GLと向一製造工程で構成されている。この結果、最終段の容量電極線GLは、共通透明國景電極ITO2に簡単に接続することができる。

または、第8図の点線で示すように、最終段 (初限)の容量電極線GLを初段(最終段)の走 査信号線GLに接続しても良い。なお、この接続 は液品表示部内の内部配線或は外部引出配線によ って行うことができる。

《付加容量 Cadd 走査信号による直流分相段》 この被晶表示装置は、先に本額出頭人によって

+ Cadd

ここで、走査信号線 G L に印加される配動電圧 が充分であれば(下記(注】参照)、液晶 L C に 加むる底流電圧は、

 Δ V $_s$ + Δ V $_s$ = (Cadd·V 2 - Cgs·V 1)/C となるので、Cadd·V 2 = Cgs·V 1 とすると、 被品しCに加わる直流電圧は0 になる。

【注】時期も、、も、で走査線Viの変化分が中に 電位V¹cに影響を及ぼすが、も、~も、の期間電位V¹cは信号線Xiを通じて映像信号を込みで 同じ電位にされる(映像信号の十分な直後の別にされる(でアナオフルではアンカでででである。 でほぼ決定される(TPTオフ期間がよいかった。 でほぼ決定される(TPTオフ期間がよいかった。 の計算は、期間も、一も、はぼ無視でははでいた。 アナがオフ直後の電位、即ち時刻も、は、映像信号 Viは、映像信号をのものによる直流分は零とされている。 つまり、直流相殺方式は、重ね合せ容量Casによる中点電位Vlcの引き込みによる低下分を、持容量素子Cadd および次段の走査信号線GL (容量電極線)に印加される駆動電圧によって押し上げ、被晶LCに加わる直流成分を極めて利きくすることができる。この結果、被晶表示接置は被晶LCの寿命を向上することができる。勿論、遮光効果を上げるためにゲートGTを大きくした場合、それに伴って保持容量Cadd の値を大きくすれば良い。

つぎに、この発明に係る被品表示装配の製造方法について説明する。まず、7059ガラス(商品名)からなる下部透明ガラス基板SUB1上に膜厚が1100[人]のクロムからなる第1準電調 1 をスパッタリングにより設ける。つぎに、エッチング被として確散第2セリウムアンモニウム溶液を使用した写真放射技術で第1準電膜 8 1 を遺伝の第1度、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電低GT、ゲート電

に水素ガス、ホスフィンガスを導入して、腹厚が 400[A]のN*型シリコン膜を設ける、つぎに、 ドライエッチングガスとしてSP。、CCR。を 使用した写真無刻技術でN+型シリコン膜、i型 非品質シリコン膜を選択的にエッチングすること により、i型半導体層ASを形成する。つぎに、 レジストを除去したのち、ドライエッチングガス としてSF。を使用した写真触刻技術で、窒化シ リコン膜を選択的にエッチングすることによって、 **絶縁膜GIを形成する。つぎに、レジストを除去** したのち、膜厚が1200[A]のITO膜からなる第 1 導電膜 d 1 をスパッタリングにより設ける。つ ぎに、エッチング液として塩酸と硝酸との混酸を 使用した写真顔刻技術で第1導電膜は1を週択的 にエッチングすることにより、透明醤煮電極IT Olおよびゲート帽子GTM、ドレイン帽子の最 上層を形成する。つぎに、レジストを除去し、 230℃、N。ガス雰囲気でペークしたのち、膜厚

230 C. N. ガス雰囲気でペークしたのち、腹厚が 600~1200 [人] たとえば 500 [人] のクロムからなる第2導電膜 d 2をスパッタリングにより形成

された一部および保持容量素子 Cadd の電桶 PL 1を形成する。つぎに、レジストを剥離被S60 2 (商品名)で除去したのち、〇、アッシャーを 1分間行なう。つぎに、胰厚が1000[A]のアルミ ニウムーシリコンーパラジウム(またはアルミニ ウムーパラジウム、アルミニウムーシリコン、ア ルミニウムーシリコンーチタン、アルミニウムー シリコンー鋼等)からなる窮2導電膜g2をスパ ッタリングにより設ける。つぎに、エッチング被 としてリン酸と硝酸と酢酸との混酸を使用した写 真触刻技術で第2導電膜g2を適択的にエッチン グすることにより、 走査信号線 G L の 第 2 層を形 成する。つぎに、ドライエッチング装置にSF。 ガスを導入して、シリコン等の残渣を除去したの ち、レジストを除去する。つぎに、プラズマCV D装置にアンモニアガス、シランガス、庶鬼ガス を導入して、膜厚が3500[人]の変化シリコン膜を 設け、プラズマCVD装置にシランガス、水煮ガ スを導入して、腹厚が1800~2200[人]の i 型非品 質シリコン膜を設けたのち、プラズマCVD装置

する。つぎに、写真無刻技術で第2導量腹d2を 選択的にエッチングすることにより、映像信号線 DL、ソース電極SD1、ドレイン電極SD2の 第1暦を形成するとともに、走査信号線GL、映 集信号線DL上の保護膜PSV1の始部となるべ き位置に島状パターンを形成する。つぎに、レジ ストを除去する前に、ドライエッチング装置に CCI、、SF。を導入して、N+型シリコン雌 を選択的にエッチングすることにより、 N * 型半 導体層 d O を形成する。つぎに、レジストを除去 したのち、膜厚が3000~5500[人]たとえば3500 [人]のアルミニウムーパラジウム、アルミニウム ーシリコン、アルミニウムーシリコンーチタン、 アルミニウムーシリコンー飼等からなる第3減量 膜d3をスパッタリングにより設ける。つぎに、 写真競類技術で第3準電膜 d 3を選択的にエッチ ングすることにより、映像信号禁DL、ソース電 個SD1、ドレイン電腦SD2の第2層を形成す る。つぎに、レジストを除去したのち、プラズマ CVD装置にアンモニアガス、シランガス、窒素

ガスを導入して、膜厚が1 [μm] の窓化シリコン膜を設ける。つぎに、ドライエッチングガスとして SF。を使用した写真飲刻技術で窓化シリコン膜 を選択的にエッチングすることによって、保護膜 PSV1を形成する。

以上、本発明者によってなされた発明を、前記

実施例に基づき具体的に説明したが、この発明は。 前記実施例に限定されるものではなく、その受旨 を進成しない範囲において種々変更可能であるこ とは勿論である。

たとえば、上述実施例においては、ゲート電極 形成→ゲート終録限形成→半導体層形成→ソース・ ドレイン電極形成の逆スタガ構造を示したが、上 下関係または作る順番がそれと逆のスタガ機造で もこの発明は有効である。また、上述実施例にお いては、下部透明ガラス基板SUB1が7059 ガラスからなる場合について説明したが、背板ガ ラス、他のノンアルカリガラスなどからなる下部 透明ガラス基板を用いてもよい。さらに、上述実 施併においては、第1選電膜 〒1によって保持客 量素子 Cadd の電極 P しょを形成したが、T T O 膜により保持容量素子 Cadd の電極PL1を形成 してもよい。また、下部透明ガラス基板SUB1 の商園にディップ処理により膜厚が 700~1200 [入]のSi0。膜を設けてもよい。さらに、第2 道電階 4.2 と 第 3 道電職 4.3 と を 1 回の フォトエ

ッチングにより形成してもよい。

【発明の効果】

以上説明したように、この発明に係る被品表示 装置においては、窒化シリコン膜の端部とITO 膜で被覆された信号線との間に不透明薬電酸 けているから、窒化シリコン膜の端部においてはないので、窒化シリコン膜の端部において信号 がので、窒化シリコン膜の端部において信号 はないので、窒化シリコン膜の端部において信号 はないので、窒化シリコン膜の端部において信号 はないので、窒化シリコン膜の端部において信号 はないので、窒化シリコン膜とので、音子 はないので、窒化シリコン膜との間に水分が進入していた はないで、質接する信号線間に電位差が生じたとしても、 信号線を構成する準電膜がイオン化することはない。

また、この発明に係る液晶表示装置の製造方法 においては、維練膜上に画素電極を形成したのち、 不透明導電膜によりソース電極、ドレイン電極を 形成するから、滑浄な絶縁膜上に画素電極を形成 することができる。このため、絶縁膜と画素電極 との接着が良好となるから、図裏電極を形成する ときに、画素電極を構成する膜がレジストととも に利がれることはないので、商素電極が損傷することはなく、点欠陥になることはない。また、 頭素電極を形成するときに、サイドエッチング量はほとんで生じないため、 簡素電極の面積が小さくなることはない。

このように、この発明の効果は顕著である。

4. 図面の簡単な説明

特開平2-245736 (12)

電価層とカラーフィルタ層のみを描いたとを重ね合せた状態における要部平面図、第8回はアクティブ・マトリックス方式のカラー被晶表示装置の被晶表示部を示す等価回路図、第9回は第2A図に記載される画素の等価回路図、第10回は直流相殺方式による走査信号線の駆動電圧を示すタイムチャートである。

SUB…透明ガラス基板

G L ··· 走查信号模

DL…映像信号線

G I … 純緑膜

G T…ゲート電極

AS… i型半導体層

SD…ソース電極またはドレイン電極

PSV…保護膜

BM…避光膜

L C … 液晶

TFT…薄膜トランジスタ


ITO…透明面素電極


g, d…專電膜

Cadd…保持容量素子 Cas…重ね合せ容量 Cpix…被品容量 GTM…ゲート略子

代理人 弁理士 小川










 \boxtimes


無



第28図









-268-


第5図




第 6 図




第9図




第10図



第7図



第8図



【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第2区分 【発行日】平成9年(1997)3月7日

【公開番号】特開平2-245736

【公開日】平成2年(1990)10月1日

【年通号数】公開特許公報2-2458

【出願番号】特願平1-66147

【国際特許分類第6版】

G02F 1/136 500

1/1343

H01L 29/786

[FI]

G02F 1/136 500 7807-2

1/1343

7807-2K

H01L 29/78 612 C 9056-4M

爭統補正 替(自発)

平成 8 3 18

钟 护 广 县 古 版

事件の表示

平成 1 年 特 許 顧 第 6 6 1 4 7 号

相正をする者

事件との騒係 袋 許 出 超 人

名 非 (510) 株式会社 日 立 製 作 万

代 翔 人

財 所 〒100 東京都千代田区丸の内・丁目 5 番 1 号

推式会社 口 立 觀 作 所 內

電 庭 東 京 3212-1111(大代表)

氏名 (6850) 弁理上 小川 勝

初 正 の 対 象 明神者の発明の名称の相、特許請求の転倒の根 及び発明の詳細な展界の個

商正の四春

- 1. 預明の名称を『液晶表示装置』と首正する。
- 2、特許請求の範囲を削減の通り請正する。
- 別数書第3 頁第13 行~第4 頁第4 行の「また、………小さくなる。」の記載を削除する。
- 4. 四書第4頁第15行目の「被硬」の記憶を「形成」と袖正する。
- 5、 囚者同頁第16行目の「被覆」の記載を「形成」と補正する。
- 6. 四者同其第17行目の「不適明」の記載を「LTO族と美なる」と論正する。
- 7. 同者同変第18件~同答第5页第3行の「また、……・形成する。」の記載 を解除する。
- 8、同世第5支第8行日の「接疫」の記載を「形成」と検定する。
- 9. 関密関頁第6 行~第7 行の「不透明」の記載を「! TO感と異なる」と検圧 する。
- 10、同書同ば無き行兵の「被臣」の監轄を「形成」と袖戸する。
- 11. 同審同五郎10行~第15行の「また. ………良好となる。」の記載を用 除する。
- 12. 両番第39頁第14行目の「レジストととともに」の記載を「レジストと、 ともに形成」と推正する。
- 13、何實第41頁第5行日の「被仗」の記載を「形成」と補正する。
- 14.同書同其同行の「不透明」の記載を「「TO裏と真なる」と接正する。
- 15、同書周賢信7行目の「粧成」の記載を「形成」と補正する。
- 16. 両書両戸第14行~両書第42頁第5行の「また、……小さくなること はない、」の記載を開降する。

出上

別酰

神許競求の鎮泥

1、帰属トラングスタと国際電信とを買索の一条成長者とするアクティブ・マト リクス方式の数点表示値便において、場子および上記帽子と機能された信号機 の少なくとも一句をITO瞬でが成し、弦化ショコン膜の増部と上記ITO膜 で形成された上記信号器との間に<u>ITO値と異なる</u>等電源を設けたことを特徴 とする収品表示数数。